طراحی فیزیکی VLSI با Cadence: PnR — از Netlist تا GDSII 🚀
اگر تا حالا فقط توی کلاس درس طراحی دیجیتال مونده باشی و از خودت پرسیده باشی «خب، این نت‌لیستی که نوشتم آخرش چطوری می‌شه یه چیپ واقعی؟»، این دوره دقیقاً همون حلقه‌ی گمشده‌ست. اینجا مسیر کامل طراحی فیزیکی رو با یکی از استانداردترین ابزارهای...
طراحی فیزیکی VLSI با Cadence: PnR — از Netlist تا GDSII 🚀
اگر تا حالا فقط توی کلاس درس طراحی دیجیتال مونده باشی و از خودت پرسیده باشی «خب، این نت‌لیستی که نوشتم آخرش چطوری می‌شه یه چیپ واقعی؟»، این دوره دقیقاً همون حلقه‌ی گمشده‌ست. اینجا مسیر کامل طراحی فیزیکی رو با یکی از استانداردترین ابزارهای صنعتی، یعنی Cadence، گام‌به‌گام طی می‌کنی؛ از همون Netlist اولیه تا خروجی نهایی GDSII برای Tape-out.
چرا این دوره؟
ابزار Cadence PnR توی شرکت‌های نیمه‌هادی تقریباً همه‌جا حضور داره. تسلط روی این ابزار و درک فرایند PnR (Place and Route) یعنی چیزی فراتر از نمره‌ی درس — یعنی مهارتی که توی مصاحبه‌ی کاری و پروژه‌های واقعی مستقیماً به کارت میاد. فرض کن قراره یه بلوک دیجیتال رو روی سیلیکون پیاده کنی؛ بدون درک Floorplanning، توزیع توان و بستن تایمینگ، حتی بهترین RTL هم به نتیجه نمی‌رسه. این دوره همین فاصله‌ها رو پر می‌کنه.
چه چیزهایی یاد می‌گیری؟
روند کامل PnR: درک فرایند گام‌به‌گام طراحی فیزیکی از نت‌لیست تا GDSII.
مهارت با ابزار Cadence PnR: تجربه‌ی عملی با ابزار Cadence PnR در سطح صنعت.
Floorplanning: تسلط بر برآورد مساحت Die، جای‌گذاری I/O و جای‌گذاری ماکرو برای بهینه‌سازی چیدمان تراشه.
طراحی منابع تغذیه: طراحی شبکه‌های تغذیه‌ی پایدار (خطوط و حلقه‌های قدرت) برای کاهش افت IR و الکترومایگریشن.
بهینه‌سازی جای‌گذاری: انجام جای‌گذاری سلول استاندارد و رفع مشکلات تراکم و تأخیر مرتبط با Place.
تحلیل زمان‌بندی: تحلیل گزارش‌های تایمینگ ایستا (STA) و به‌کارگیری تکنیک‌های بهینه‌سازی برای رفع نقض‌های setup و hold.
CTS: ساخت درخت‌های کلاک متوازن با تأخیر کم و انحراف زمانی (Skew) پایین.
Routing: اجرای مسیربندی کلان و دقیق برای اتصال تمام نودها بدون نقض قواعد DRC.
پایان‌کار چیپ: درج پرشدگی فلزی (Metal Fill) و تولید فایل GDSII نهایی برای Tape-out.
چطور به کارت میاد؟
یه مثال ساده: فرض کن توی پروژه‌ی دانشجویی یه ضرب‌کننده یا یه بلوک پردازشی طراحی کردی. تا وقتی این بلوک رو از مرحله‌ی نت‌لیست رد نکنی و به چیدمان فیزیکی نرسونی، نمی‌تونی مطمئن باشی تایمینگت جواب می‌ده یا توانت بیش از حد نمی‌شه. توی این دوره یاد می‌گیری چطور گزارش‌های تایمینگ رو بخونی، تراکم رو مدیریت کنی و بفهمی هر تصمیم چیدمانی چطور روی سرعت و مصرف انرژی اثر می‌ذاره. همین مهارت‌ها دقیقاً همون چیزیه که پروژه‌ی درسی رو به یه نمونه‌ی قابل ارائه تبدیل می‌کنه.
مشخصات دوره 📋
ویژگی
جزئیات
عنوان دوره
طراحی فیزیکی VLSI با Cadence: PnR
مدرس
(طبق اطلاعات دوره در وب‌سایت)
زمان
(بر اساس جدول فصل‌ها و جلسات دوره)
سطح
متوسط تا پیشرفته (مناسب دانشجویان ارشد و علاقه‌مندان طراحی دیجیتال)
وب‌سایت
maktabkhooneh
وضعیت قیمت
دارای تخفیف
محتوای دوره
شماره
عنوان فصل
تعداد جلسات
مدت زمان
—
(طبق ساختار فصلی دوره در وب‌سایت)
—
—
چند سؤال متداول
پیش‌نیاز چیه؟ آشنایی پایه با طراحی دیجیتال و مفهوم نت‌لیست کمک زیادی می‌کنه؛ بقیه‌ی مسیر همراه دوره پیش می‌ره.
**فقط تئوریه یا عم
طراحی فیزیکی VLSI با Cadence: PnR را با تخفیف ثبت‌نام کنید
