آموزش طراحی FPGA با VHDL؛ پیاده‌سازی فیلتر سوبل برای تشخیص لبه
درباره دوره
این دوره طراحی FPGA با استفاده از زبان VHDL را از طریق پیاده‌سازی یک آشکارساز لبه مبتنی بر فیلتر سوبل آموزش می‌دهد. شرکت‌کنندگان با مبانی پردازش تصویر و روش‌های تشخیص لبه آشنا می‌شوند، مفاهیم حسابان دیجیتال و کار با ...
آموزش طراحی FPGA با VHDL؛ پیاده‌سازی فیلتر سوبل برای تشخیص لبه
درباره دوره
این دوره طراحی FPGA با استفاده از زبان VHDL را از طریق پیاده‌سازی یک آشکارساز لبه مبتنی بر فیلتر سوبل آموزش می‌دهد. شرکت‌کنندگان با مبانی پردازش تصویر و روش‌های تشخیص لبه آشنا می‌شوند، مفاهیم حسابان دیجیتال و کار با اعداد علامت‌دار و بدون‌علامت در VHDL را می‌آموزند و طراحی و پیاده‌سازی ماشین‌های حالت متناهی را تمرین می‌کنند. همچنین دوره به بهترین شیوه‌های طراحی ماژولار و قابل‌استفاده مجدد در VHDL، معماری یک طراحی سخت‌افزاری و پیاده‌سازی آن می‌پردازد و شامل پروژه‌ای عملی همراه با خودکارسازی فرآیندها با Makefile و اسکریپت‌های Python است.
این دوره طراحی FPGA با استفاده از زبان VHDL را از طریق پیاده‌سازی یک آشکارساز لبه مبتنی بر فیلتر سوبل آموزش می‌دهد. شرکت‌کنندگان با مبانی پردازش تصویر و روش‌های تشخیص لبه آشنا می‌شوند، مفاهیم حسابان دیجیتال و کار با اعداد علامت‌دار و بدون‌علامت در VHDL را می‌آموزند و طراحی و پیاده‌سازی ماشین‌های حالت متناهی را تمرین می‌کنند. همچنین دوره به بهترین شیوه‌های طراحی ماژولار و قابل‌استفاده مجدد در VHDL، معماری یک طراحی سخت‌افزاری و پیاده‌سازی آن می‌پردازد و شامل پروژه‌ای عملی همراه با خودکارسازی فرآیندها با Makefile و اسکریپت‌های Python است.
